Chap 5 Digital Hardware Implementation¶

设计空间¶

集成电路¶

集成电路(IC)这部分内容在 第三章#集成电路 中已经介绍过了，此处不再赘述。

CMOS¶

下面给出一幅图来介绍 CMOS 的经典结构：

首先让我们来看图(a)，这是 CMOS 的通用结构（可以被称作 static CMOS）。其可以分为上下两部分，上半部分接电源，由 PMOS 设计出 \(F\) 的逻辑；下半部分接地，由 NMOS 设计出 \(\overline{F}\) 的逻辑。也就是说 CMOS 同时需要实现 \(F\) 和 \(\overline{F}\)，这就是其名称 complementary 的由来。

CMOS 在结构上的最大特征就是，其 PMOS 的电路和 NMOS 的电路是对偶的，这使得我们只需要设计出两者中的一个，就可以利用对偶直接得到另一个。如果觉得不够显然，请复习一下第二章的 #对偶法则 和 #互补函数 有关内容。

我们注意到，对于任何输入，CMOS 的上下两部分总是一个导通，而另一个断开。这就意味着理论上 CMOS 并不存在电流通路（即从电源指向接地的电路），所以不论 CMOS 是否处在工作状态，其总是没有能耗的（然而实际上会存在少量能耗，这是因为输入信号变化不是绝对瞬时的，CMOS 会在信号变化的边沿短暂地形成电流通路）。

得益于 CMOS 巧妙的对偶设计，其具有较强的抗噪能力和较低的能耗。直至今天，CMOS 仍然在 LSI 和 VLSI 集成电路设计中被广泛使用。

可编程技术¶

直接更改硬件布线来修改电路功能被称为硬编程，而可编程技术让我们能够在不直接更改硬件布线的情况下，利用软件编程来间接更改硬件布线。硬编程的操作者是设计制造者(manufacturer)，而软编程的操作者是用户(user)。

可编程技术在硬件层面主要有三种实现手段：

• 控制连接来实现(Control Connections)：
  • Mask programing
  • Fuse（类似于保险丝，通过高电压来切断部分电路来实现）
  • Anti-fuse（Fuse 的反操作，通过高电压来联通部分电路来实现）
  • Single-bit storage element
• 使用查找表(Lookup Tables)：
  • Storage elements for the function
    • 比如使用一个 MUX，并将输入端接内存，通过修改内存的值来修改 MUX 的行为，进而实现函数重编程
• 控制晶体管开关实现(Control Transistor Switching)

进一步地，可编程技术可以分为 永久编程技术 和 可重编程技术 ：

• 永久(permanent)编程技术：出厂后经过一次编程，便永久成型；
  • Mask programming
  • Fuse
  • Anti-fuse
• 可重(reprogrammable)编程技术：允许重复进行编程；
  • Volatile：断电后编程信息会丢失；
    • Single-bit storage element
  • Non-Volatile：编程信息仅在擦除操作后才会消失，不受断电影响；
    • Flash (as in Flash Memory)

常见的可编程技术¶

课程中介绍的可编程技术主要有如下四种：

• 只读内存 Read Only Memory (ROM)
• 可编程阵列逻辑 Programmable Array Logic (PAL^Ⓡ)
• 可编程逻辑阵列 Programmable Logic Array (PLA)
• Complex Programmable Logic Device (CPLD) or Field-Programmable Gate Array(FPGA)

前三者都只能编程一次（属于永久编程技术），如下是它们的可编程内容：

• 下文对于几种常见的可编程技术的介绍比较有限，数逻课堂上也只是一带而过。如果有机会的话，其实需要更进一步斟酌这些内容。

ROM¶

\(2^N\times M\) ROM 由 \(N\) 个输入，\(M\) 个输出，以及 \(2^N\) 个译码后的最小项组成。其中，固定的 AND 用于设计译码器，实现所有的 \(2^N\) 个最小项；可编程的 OR 用于把这些最小项“或”起来并实现特定逻辑。

严格来说，ROM 是不可编程的，PROM 才是可编程的。PROM(Programmable ROM) 通过 fuse 或 anti-fuse 等手段实现可编程，所以在出厂后仅可进行一次编程修改，属于永久编程技术。

ROM 可以被视作一个 memory，输入提供了一组地址(address)，而输出则是这组地址对应的 memory 中存储的信息。从这个角度来看，ROM 的确具有「只读」的特征。

PAL¶

PAL 与 ROM 恰恰相反，其具有固定的 OR 和一批可编程的 AND。

• PAL 不需要像 ROM 那样列出所有最小项，这就意味着 PAL 是可优化的，因此 PAL 在很多时候比 ROM 更高效更节约；
• 但也正是因为它不像 ROM 那样能够枚举最小项来实现所有逻辑，PAL 不一定能表达所有逻辑；
  • 一种改进方法是，通过将一个既有的 PAL 输出当作输入，输入到另外一个函数中，来弥补项不足的问题，例如下图的 \(W\)；

PLA¶

PLA 在设计上和 ROM 类似，区别在于 PLA 并不使用译码器获得所有最小项，而是用可编程的 AND 阵列来代替译码器。

• PLA 具有可编程的 AND 和 OR，因此比起 PAL 和 ROM 更具灵活性；
• 但是灵活性带来的弊端是，PLA 的优化会变得更加复杂，这对于优化软件有着更高的要求；
• 此外，PLA 和 PAL 具有一样的问题，就是无法表达所有逻辑函数；
  • 一种改进方法是，在输出的时候再做一次异或（不用非门体现了可编程的思想），以产生新的项，来弥补项不足的问题；

Lookup Tables¶

通过让数据源接内存，并通过修改真值表内的值，即修改内存里的值，来实现数据源的变化，来改变 MUX 的行为。

但是实际应用中，函数输入的数量会变化，因此我们需要通过灵活组合的方法（比如通过四选二选一的方式，用三个二选一的 MUX 来实现四选一）来实现多输入。

常见的 LUT 大小以 16bits 或 64bits 的 4 输入或 6 输入为主。

由于 LUT 存的本质上是真值表，所以它可以实现任意输入符合要求的逻辑函数。

所以，问题就变化为如何用较小的 LUT 来组合实现复杂的逻辑函数。

LUT 的基本结构如下：

FPGA 的基本结构如下：

其主要分为三个组成部分：

• CLB(Configurable Logic Block)
  • 大量存储 LUT
• SM(Switch Matrix)
  • 可编程的交换矩阵
• IOB(Input & Output Block)
  • 可编程的输入输出单元

CLB¶

CLB 是 FPGA 中的基础逻辑单元。

SM¶

通过相当复杂的算法， SM 会根据目标逻辑，选择链接不同的 CLB 以实现复杂逻辑。

它具有这些基本属性：

1. Flexibility: 评估一条线可以连接到多少线；
2. Topology: 哪些线可以被连接到；
3. Routability: 有多少回路可以被路由；

IOB¶

IOB 用来对外部设备进行连接，用来控制输入和输出。

在软件层面编程完后，会生成位流文件(bitfile)，下载到板时会更新 FPGA 中的内容。

激励

评论